並行多核體系結構基礎 ,

作者:湯孟岩

出版社:機械工業出版社

ISBN:9787111610410

$41.75

產品號碼: 85148 貨號: 9787111610410 分類: , 標籤: , ,

雖然多核現在是主流架構,但很少有教科書涵蓋並行多核體系結構。本書填補了這一空白,為研究生或高級本科體系結構課程提供了所有材料,重點是多核處理器的體系結構。這本書也適合作為從事多核程式設計或多核晶片設計的專業人員的參考書。

目錄

譯者序
前言
縮寫詞表

第1章 多核體系結構概述 1
1.1 多核體系結構的由來 2
1.2 平行電腦概述 9
1.2.1 平行電腦的Flynn分類法 12
1.2.2 MIMD平行電腦分類 13
1.3 未來的多核體系結構 14
1.4 習題 18
課堂習題 18
課後習題 18

第2章 並行程式設計概述 20
2.1 並行程式性能的限制因素 20
2.2 並行程式設計模型 23
2.2.1 共用存儲與消息傳遞模型的對比 25
2.2.2 一個簡單的例子 26
2.2.3 其他程式設計模型 29
2.3 習題 37
課後習題 37

第3章 共用存儲並行程式設計 39
3.1 並行程式設計的步驟 39
3.2 依賴分析 40
3.2.1 迴圈級依賴分析 42
3.2.2 反覆運算空間遍歷圖和迴圈傳遞依賴圖 42
3.3 識別迴圈結構中的並行任務 45
3.3.1 迴圈反覆運算間的並行和DOALL並行 45
3.3.2 DOACROSS:迴圈反覆運算間的同步並行 46
3.3.3 迴圈中語句間的並行 48
3.3.4 DOPIPE:迴圈中語句間的流水線並行 50
3.4 識別其他層面的並行 51
3.5 通過演算法知識識別並行 53
3.6 確定變數的範圍 55
3.6.1 私有化 56
3.6.2 歸約變數和操作 57
3.6.3 準則 58
3.7 同步 59
3.8 任務到執行緒的映射 60
3.9 執行緒到處理器的映射 64
3.10 OpenMP概述 67
3.11 習題 72
課堂習題 72
課後習題 77

第4章 針對鏈式資料結構的並行程式設計 79
4.1 LDS並行化所面臨的挑戰 79
4.2 LDS並行化技術 80
4.2.1 計算並行化與遍歷 80
4.2.2 針對資料結構的操作並行化 82
4.3 針對鏈表的並行化技術 89
4.3.1 讀操作之間的並行 89
4.3.2 LDS遍歷中的並行 91
4.3.3 細細微性鎖方法 94
4.4 事務記憶體 98
4.5 習題 99
課堂習題 99
課後習題 101

第5章 存儲層次結構概述 103
5.1 存儲層次的意義 103
5.2 快取記憶體體系結構基礎 104
5.2.1 數據放置策略 105
5.2.2 資料替換策略 109
5.2.3 數據寫策略 111
5.2.4 多級快取記憶體中的包含策略 113
5.2.5 統一/分立/Banked快取記憶體和快取記憶體流水線 117
5.2.6 快取記憶體定址和旁路轉換緩衝 119
5.2.7 非阻塞式快取記憶體 121
5.3 快取記憶體性能 122
5.3.1 快取記憶體缺失的冪次定律 124
5.3.2 棧距離特性 125
5.3.3 快取記憶體性能指標 126
5.4 預取 127
5.4.1 步長預取和順序預取 128
5.4.2 多處理器系統中的預取 130
5.5 多核體系結構中的快取記憶體設計 130
5.6 快取記憶體的物理組成 131
5.6.1 集中式快取記憶體 131
5.6.2 分散式快取記憶體 133
5.6.3 混合式快取記憶體 133
5.7 快取記憶體的邏輯組成 135
5.7.1 散列函數 139
5.7.2 改善共用快取記憶體的距離局部性 140
5.7.3 私有快取記憶體結構中的容量共用 141
5.8 案例分析 143
5.8.1 IBM Power7的存儲層次 143
5.8.2 AMD Shanghai和Intel Barcelona處理器存儲層次的比較 146
5.9 習題 148
課堂習題 148
課後習題 150

第6章 共用存儲多處理器簡介 152
6.1 快取一致性問題 153
6.2 存儲一致性問題 155
6.3 同步問題 156
6.4 習題 160
課堂習題 160
課後習題 161

第7章 快取一致性基礎 163
7.1 概述 164
7.2 基於匯流排的多處理器快取一致性問題 168
7.2.1 “寫直達”緩存的一致性協議 168
7.2.2 “寫回”緩存的MSI協議 170
7.2.3 “寫回”緩存的MESI協議 175
7.2.4 “寫回”緩存的MOESI協議 178
7.2.5 “寫回”緩存基於更新的協議 183
7.3 緩存設計對快取一致性性能的影響 186
7.4 性能及其他實際問題 187
7.4.1 預取和一致性缺失 187
7.4.2 多級緩存 187
7.4.3 偵聽過濾 189
7.5 點對點互連網路上的廣播式協定 189
7.6 習題 203
課堂習題 203
課後習題 207

第8章 對同步的硬體支援 209
8.1 鎖的實現 209
8.1.1 對鎖實現性能的評估 209
8.1.2 對原子指令的需求 210
8.1.3 TS鎖 212
8.1.4 TTSL 214
8.1.5 LL/SC鎖 215
8.1.6 Ticket鎖 218
8.1.7 ABQL 219
8.1.8 各種鎖實現的量化比較 221
8.2 柵障的實現 222
8.2.1 翻轉感應集中式柵障 223
8.2.2 組合樹柵障 225
8.2.3 硬體柵障實現 225
8.3 事務記憶體 227
8.4 練習 232
課堂習題 232
課後習題 236

第9章 存儲一致性模型 238
9.1 程式師的直覺 238
9.2 保證順序一致性的體系結構機制 242
9.2.1 在基於匯流排的多處理器中基本的SC實現 242
9.2.2 改善SC性能的技術 244
9.3 鬆弛的一致性模型 246
9.3.1 安全網 246
9.3.2 處理器一致性 246
9.3.3 弱序 248
9.3.4 釋放一致性 250
9.3.5 惰性釋放一致性 253
9.4 不同存儲一致性模型中的同步 254
9.5 習題 256
課堂習題 256
課後習題 260

第10章 高級快取一致性設計 262
10.1 目錄式一致性協定 262
10.2 目錄式一致性協定概覽 262
10.3 目錄式快取一致性協定基礎 268
10.4 實現正確性和性能 272
10.4.1 由目錄狀態不同步引起的競爭處理 272
10.4.2 由對請求非即時處理引起的競爭處

作者介紹

湯孟岩(Yan Solihin) 北卡羅來納州立大學電子與電腦工程系教授,長期從事電腦體系結構方向的研究工作。研究興趣包括電腦體系結構、電腦系統建模方法和影像處理,在電腦體系結構和性能建模領域發表過大量高水準論文,相關研究受到美國國家自然科學基金、Intel、IBM、Samsung、Tekelec、SunMicrosystems和HP的資助。他於2017年被選為IEEE會士,並入選了高性能電腦體系結構國際會議(HPCA)名人堂(2015年)。此外,他還長期從事電腦體系結構的教學工作,具有豐富的教學經驗。創立和領導了針對性能、可靠性和安全的體系結構研究小組,並且開源了大量針對多核體系結構性能建模和性能優化的軟體工具。

出版日期

12/01/2018

語系

簡體中文

版別

初版

裝訂

平裝

頁數

372

印刷

單色印刷

出版地

大陸